📄 个人简历¶
基本信息¶
| 项目 | 内容 |
|---|---|
| 姓名 | Starynight (defineiocc02) |
| 身份 | 模拟/混合信号芯片设计工程师 |
| 教育 | 华中科技大学 |
| 地点 | 武汉，中国 |
| GitHub | @defineiocc02 |
技术栈¶
模拟 & 混合信号设计
- Python（行为建模与分析）
- MATLAB（验证与仿真）
- SPICE / Verilog-A（电路仿真）
- Excel（快速分析与表征）
数字设计与验证
- SystemVerilog（RTL 设计与测试台）
- VHDL（硬件描述语言）
- Verilog（数字逻辑）
- 形式化验证方法
人工智能 & 机器学习
- Python（TensorFlow, PyTorch, NumPy）
- 深度学习理论与实现
- LLM 微调与部署
- 计算机视觉与 NLP
开发工具 & 环境
- Git & GitHub（版本控制）
- Docker（容器化）
- EDA 工具（Cadence, Synopsys）
- Linux & Shell 脚本
项目经历¶
🔴 SAR ADC 行为建模 2025 - 至今¶
- 12 位 SAR ADC 高级标定技术的行为建模（Python）
- 120MB+ 综合代码库，涵盖从建模到验证的完整流程
- GitHub 仓库
⚙️ ADC 工具箱开发 2025 - 至今¶
- 完整的 ADC 开发工具箱：建模·测试·分析·标定
- 模拟工程师的必备资源集合
- GitHub 仓库
🧪 SAR ADC 验证框架 2025 - 至今¶
- 基于 MATLAB 的 SAR ADC 验证框架
- 生产级性能验证与综合分析
- GitHub 仓库
🛠️ SystemVerilog 数字电路设计 2025 - 至今¶
- 完整的数字电路设计与验证示例
- 涵盖真实数字电路设计场景
- GitHub 仓库
语言能力¶
- 中文 — 母语
- 英语 — 专业文献阅读与写作
使命宣言¶
通过严格的验证、行为建模和与开源社区的协作，推进模拟和混合信号芯片设计。弥合传统半导体设计与现代 AI/ML 技术之间的鸿沟。
最后更新: 2026-08-01